Revue de l'Information Scientifique et Technique
Volume 12, Numéro 1, Pages 107-124
2002-04-08

Validation Temps Réel D’algorithmes De Traitement D’imagesur Une Architecture Reconapplication Au Codage D’images Et à La Détection De Mouvements Figurable

Auteurs : Mostefai Messaoud . Aitouni Brahim .

Résumé

Nous présentons dans ce travail une expérience d’adéquation Algorithme / Architecture pour le prototypage d’un codeur d’images temps réel destiné à la télésurveillance. Ce dernier met en œuvre deux algorithmes : le premier pour la compression et le stockage des scènes surveillées, le second pour l’extraction et la transmission de la silhouette des objets mobiles. Afin de réduire les coût de développement, la technologie reconfigurable ( FPGA) a été choisie. Cette dernière permet de développer et de tester en temps réel et à moindre coût divers algorithmes de traitement d’images, sans avoir effectue trop de modifications pour passer d’une application à une autre .

Mots clés

Architecture reconfigurable, Compression d’images, Détection de mouvement